Из VHDL в FPGA

[boov]

Приветствую.

Как я понял, есть две возможности импортировать HDL-код в FPGA:

- Use HDL Interface Node;
- Use component-level IP (CLIP).

Если можно, объясните подробно в чем разница между этими двумя подходами.

Спасибо.

[boov]

Может кому-то пригодится в будущем.
О различиях между CLIP и HDL-Node можно почитать здесь
http://digital.ni.com/public.nsf/allkb/ ... 0000011FB5