Столкнулся с задачей, где на FPGA ( cRIO9074 ) надо использовать фильтр на каждом канале (12 каналов).
Тут то места и не хватает
использую настройки как в прикрепленном изображенииLabVIEW FPGA: The compilation failed due to a xilinx error.
Details:
ERROR:Pack:2860 - The number of logical carry chain blocks exceeds the capacity for the target device. This design requires 2733 slices but
only has 1879 slices available that allow carry chains.
ERROR:Map:237 - The design is too large to fit the device. Please check the Design Summary section to see which resource requirement for
your design exceeds the resources available in the device. Note that the number of slices reported may not be reflected accurately as
their packing might not have been completed.
NOTE: An NCD file will still be generated to allow you to examine the mapped design. This file is intended for evaluation use only, and
will not process successfully through PAR.
Mapping completed.
See MAP report file "toplevel_gen_map.mrp" for details.
Problem encountered during the packing phase.
Design Summary
--------------
Number of errors : 2
Number of warnings : 208
Process "Map" failed
Start Time: 16:44:56
End Time: 16:58:20
Total Time: 00:13:23,675
соответственно для каждого канала свой "экспресс_ви_фильтр" из палитры FPGA Math
увы, я не могу поставить многоканальные настройки, т.к. это срежет данные до 16 бит.
Если буду фильтровать только 11 из 12 каналов, то компилируется нормально.
Что делать-то ?!