Error 61499 при компиляции FPGA

Ответить
K0sinus
junior
junior
Сообщения: 63
Зарегистрирован: 22 ноя 2017, 10:29
Версия LabVIEW: 2019
Откуда: Санкт-Петербург
Контактная информация:

Error 61499 при компиляции FPGA

Сообщение K0sinus »

Не могу разобраться, из-за чего возникает данная ошибка при компиляции FPGA на cRIO.
Иногда ошибки нет, но часто - возникает. Пробовал чистить битфайлы, пересоздавать билд - не помогает.
В какую сторону копать?
Что за skew такой?
FPGA_error.jpg
Последний раз редактировалось K0sinus 12 окт 2021, 18:16, всего редактировалось 1 раз.
Аватара пользователя
Vasiliy Baev

Activity Gold Bronze
leader
leader
Сообщения: 525
Зарегистрирован: 31 окт 2011, 09:02
Награды: 4
Версия LabVIEW: 2013
Откуда: Санкт-Петербург
Благодарил (а): 2 раза
Поблагодарили: 3 раза
Контактная информация:

Re: Error 61499 при компиляции FPGA

Сообщение Vasiliy Baev »

Модуль жалуется на тайминг. Займитесь оптимизацией кода. Или возьмите cRio с "более жирной" ПЛИС.
K0sinus
junior
junior
Сообщения: 63
Зарегистрирован: 22 ноя 2017, 10:29
Версия LabVIEW: 2019
Откуда: Санкт-Петербург
Контактная информация:

Re: Error 61499 при компиляции FPGA

Сообщение K0sinus »

т.е. ему 6 массивов по 10элементов - многовато?
Artem.spb

Activity Автор
doctor
doctor
Сообщения: 2720
Зарегистрирован: 31 июл 2011, 23:05
Награды: 2
Версия LabVIEW: 12-18
Благодарил (а): 25 раз
Поблагодарили: 97 раз
Контактная информация:

Re: Error 61499 при компиляции FPGA

Сообщение Artem.spb »

Дело может быть не в штуках, а в методе работы с ними.
Попробуйте вместо массивов регистры и прочие "механизмы" попробовать. 60 элементов всё же не много.
K0sinus
junior
junior
Сообщения: 63
Зарегистрирован: 22 ноя 2017, 10:29
Версия LabVIEW: 2019
Откуда: Санкт-Петербург
Контактная информация:

Re: Error 61499 при компиляции FPGA

Сообщение K0sinus »

Не понимаю, почему ошибка возникает не всегда. И наоборот, чтобы скомпилировать приходится с бубном плясать - дисэйблить участки кода, компилировать, потом обратно энейблить и снова компилировать- и тогда компилируется, хотя особо ничего не поменялось. И что это за параметр такой? Может, его где-то можно задать?

Насчёт, регистров, можно пример? В timeloop пихать значение в регистр или фифо и потом в отдельном цикле его вытаскивать и в массив? Я так пробовал, та же ошибка.
Или имеется ввиду вытаскивать фифо в RT модуль?
Artem.spb

Activity Автор
doctor
doctor
Сообщения: 2720
Зарегистрирован: 31 июл 2011, 23:05
Награды: 2
Версия LabVIEW: 12-18
Благодарил (а): 25 раз
Поблагодарили: 97 раз
Контактная информация:

Re: Error 61499 при компиляции FPGA

Сообщение Artem.spb »

K0sinus писал(а): 16 окт 2021, 16:53 В timeloop пихать значение в регистр или фифо и потом в отдельном цикле его вытаскивать и в массив?
Зачем массив собирать? Скорее всего можно обойтись без него.
Вообще, Хранение данных в контролах/индикаторах - плохая привычка. Провода - наше всё
FPGAmemory.png
K0sinus
junior
junior
Сообщения: 63
Зарегистрирован: 22 ноя 2017, 10:29
Версия LabVIEW: 2019
Откуда: Санкт-Петербург
Контактная информация:

Re: Error 61499 при компиляции FPGA

Сообщение K0sinus »

Спасибо, попробую с Memory. Но массивы все равно нужны - для отображения, надо видеть все 60 значений.
Artem.spb

Activity Автор
doctor
doctor
Сообщения: 2720
Зарегистрирован: 31 июл 2011, 23:05
Награды: 2
Версия LabVIEW: 12-18
Благодарил (а): 25 раз
Поблагодарили: 97 раз
Контактная информация:

Re: Error 61499 при компиляции FPGA

Сообщение Artem.spb »

K0sinus писал(а): 16 окт 2021, 20:45 Но массивы все равно нужны - для отображения, надо видеть все 60 значений.
Но вы же не на уровне FPGA их смотрите
K0sinus
junior
junior
Сообщения: 63
Зарегистрирован: 22 ноя 2017, 10:29
Версия LabVIEW: 2019
Откуда: Санкт-Петербург
Контактная информация:

Re: Error 61499 при компиляции FPGA

Сообщение K0sinus »

А если я буду считывать Memory из RT - я же обязательно что-нибудь потеряю?
Artem.spb

Activity Автор
doctor
doctor
Сообщения: 2720
Зарегистрирован: 31 июл 2011, 23:05
Награды: 2
Версия LabVIEW: 12-18
Благодарил (а): 25 раз
Поблагодарили: 97 раз
Контактная информация:

Re: Error 61499 при компиляции FPGA

Сообщение Artem.spb »

K0sinus писал(а): 16 окт 2021, 21:06 А если я буду считывать Memory из RT - я же обязательно что-нибудь потеряю?
А вы её не сможете прочитать :)
Для передачи между уровнями FIFO (если быстро и без потерь)
K0sinus
junior
junior
Сообщения: 63
Зарегистрирован: 22 ноя 2017, 10:29
Версия LabVIEW: 2019
Откуда: Санкт-Петербург
Контактная информация:

Re: Error 61499 при компиляции FPGA

Сообщение K0sinus »

Вот, собственно, мы и вернулись к вопросу. Если массивы не стоит смотреть на уровне FPGA, эти массивы надо формировать в RT. Memory тогда не годится, а количество FIFO ограничено пятью для этого cRio… а у нас 6 каналов по 10 сигналов и нам их нельзя мешать.
Artem.spb

Activity Автор
doctor
doctor
Сообщения: 2720
Зарегистрирован: 31 июл 2011, 23:05
Награды: 2
Версия LabVIEW: 12-18
Благодарил (а): 25 раз
Поблагодарили: 97 раз
Контактная информация:

Re: Error 61499 при компиляции FPGA

Сообщение Artem.spb »

K0sinus писал(а): 16 окт 2021, 21:33 6 каналов по 10 сигналов и нам их нельзя мешать.
Что значит "нельзя мешать"? Скорость чтения одинаковая? Или хотя бы кратная?
Аватара пользователя
Andrew Lunev

Activity Professionalism
leader
leader
Сообщения: 917
Зарегистрирован: 11 дек 2010, 12:31
Награды: 2
Версия LabVIEW: 2014-2020
Откуда: Москва
Благодарил (а): 2 раза
Поблагодарили: 4 раза

Re: Error 61499 при компиляции FPGA

Сообщение Andrew Lunev »

K0sinus писал(а): 16 окт 2021, 21:33 а количество FIFO ограничено пятью для этого cRio… а у нас 6 каналов по 10 сигналов и нам их нельзя мешать.
Вы сами решаете как данные добавлять в FIFO и как их извлекать. Можно сначала номер канала посылать, потом данные. И так для каждой точки. На уровне RT потом их разбирать. Или по одному каналу DMA посылать данные со всех каналов вперемешку, а по другому номера каналов. Тогда можно будет каждому измерению сопоставить канал.
Если данные не более 24 бит, то можно преобразовать их к 32 битам и в лишнем байте хранить номер канала. Потом разделять на уровне RT.
Придумать можно десятки вариантов.
K0sinus
junior
junior
Сообщения: 63
Зарегистрирован: 22 ноя 2017, 10:29
Версия LabVIEW: 2019
Откуда: Санкт-Петербург
Контактная информация:

Re: Error 61499 при компиляции FPGA

Сообщение K0sinus »

Спасибо за помощь!
Действительно, дело было в обработке массивов в tomeloop.
Решил проблему через Memory, а во внешнем цикле уже формировал массивы.
Наружу пока не передавал.
Ответить
  • Похожие темы
    Ответы
    Просмотры
    Последнее сообщение

Вернуться в «Real Time / FPGA / Embedded»